PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-307259

(43)Date of publication of application: 21.11.1995

(51)Int.CI.

H01L 21/02 H01L 21/20

(21)Application number : 06-303707

(71)Applicant: NEC CORP

(22)Date of filing:

07.12.1994

(72)Inventor: MORI KAZUO

(30)Priority

Priority number : **06 45828**

Priority date : 16.03.1994


Priority country: JP


(54) MANUFACTURE OF COMPOUND SEMICONDUCTOR LAYER ON SILICON SUBSTRATE


(57)Abstract:

PURPOSE: To avoid a defect caused by a thermal stress by a method wherein a first substrate surface layer above a support substrate with a III-V compound semiconductor device layer therebetween and a second substrate surface layer above an Si substrate with semiconductor thermal distortion releaving layer therebetween are bonded to each other by compression under a specific high temperature.

CONSTITUTION: A GaP thermal distortion releaving layer 2, a GaAs thermal distortion releaving layer 3 and a first InP contact layer 4 are built up on an Si (100) substrate 1. Further, an InGaAs spacer layer 6, an InP device layer 7 and a second InP contact layer 8 are built up on an InP (100) substrate 5. After a surface treatment







is performed with sulfuric acid system solution, the layers on the Si (100) substrate 1 and the layers on the InP (100) substrate 5 are put on each other with the first InP contact layer 4 and the second InP contact layer 8 therebetween. Then a light weight is placed on the piled layers which are subjected to a heat treatment at a temperature not lower than 450°C to bond the

layers on both substrates to each other.

LEGAL STATUS

[Date of request for examination]

07.12.1994

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number]

2669368

[Date of registration]

04.07.1997

[Number of appeal against examiner's

decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

庁内整理番号

(11)特許出顧公開發号

特開平7-307259

(43)公開日 平成7年(1995)11月21日

(51) Int.CL*

識別配号

PI

技術表示的所

H01L 21/02

В

21/20

審査研求 有 商求項の数14 OL (全 10 页)

(21)出劇番号

特顧平6-303707

(22)出題日

平成6年(1994)12月7日

(31)優先権主張番号

特額平6-45828

(32)優先日 (33)優先權主張国

平6 (1994) 3月16日

(張国 日本 (JP)

(71) 出廣人 000004237

日本俄気株式会社

京京都港区芝五丁目7巻1号

(72) 発明者 森 一男

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 \$ 1 基板上化合物半導体積層構造の製造方法

(57)【要約】

【目的】 Si基板上にII!-V族化合物半導体単結 最層を直接接合して形成する際の熱産による欠陥導入を 回避する。

【構成】 Si (100) 2° off 芸板41上にGa P熱産緩和層2. GaAs熱産緩和層3、第一のInPコンタクト層4を成長する。さらにInP(100) 基板5上にInGaAsスペーサ層6. InPデバイス層7. 第二のInPコンタクト層8を成長する。次にSi(100) 2° off 基板41およびInP(100) 基板5上の荷層構造を、水素中、600℃で30分間の加圧熱処理を行うことで第一のInPコンタクト層4および第二のInPコンタクト層8を介して接合、最後にInP(100) 基板5およびInGaAsスペーサ層6を除去してInPデバイス層7の表面を露出させる。GaPおよびGaAsは関性率が大きいため熱産緩和層として作用しoff/just傾斜接合界面内に存在する界面を層が転位プロック層として作用する。



【特許請求の範囲】

1

【請求項1】支持基板上に1!!-V族化合物半導体デ バイス層を少なくとも挟んで形成した第一の基板面と、 Si華板上に前記!!!-V族化合物半導体デバイス層 より大きな剛性率を有する単層あるいは多層構造からな る半導体熱歪緩和層を少なくとも挟んで形成した第二の 基板面とを、450℃以上の高温で圧着する工程を少な くとも有することを特徴とするS!蟇板上化台物半導体 領層構造の製造方法。

物半導体デバイス層を挟み、さちにその上に前記!!! - V族化合物半導体デバイス層より大きな関性率を有す る単層あるいは多層構造からなる半導体熱歪緩和層を少 なくとも挟んで形成した第一の基板面と、S!基板上に 形成した第二の基板面とを、450℃以上の高温で圧者 する工程を少なくとも有することを特徴とするSi基板 上化合物半導体積層構造の製造方法。

【語求項3】支持基板上に 【!!-V族化合物半導体デ バイス層を少なくとも挟んで形成した第一の基板面と、 Si芸板上に形成した第二の基板面とを4.5.0 ℃以上の 20 が半導体あるいば絶縁体の何れかであることを特徴とす 高温で圧者する工程を少なくとも有し、かつ圧着後の界 面に格子歪または欠陥などによる原子配列の乱れが生じ るように施したことを特徴とするSi基板上化合物半導 体債層構造の製造方法。

【請求項4】請求項3に記載の8」基板上化合物半導体 **衛層構造の製造方法において、第一の墓板面に対して第** 二の基板面の面方位または面内格子定数が異なってい る。あるいは結晶軸が傾斜または回転方向にずれている ことを特徴とするS · 基板上化合物半導体補層構造の製 造方法。

【請求項5】支持基板上に【!!-V族化台物半導体デ バイス層を少なくとも挟んで形成した第一の基板面およ びSi基板上に形成した第二の基板面の両方あるいは一 方の表面に絶縁顕転移ブロック層を形成する工程と、前 記絶繰膜転移ブロック層を介して前記第一の基板面およ び第二の基板面を450℃以上の高温で圧着する工程と を少なくとも有することを特徴とするS」基板上化合物 半導体補層構造の製造方法。

【語求項6】語求項3又は語求項4又は請求項5に記載 のSi基板上化合物半導体積層構造の製造方法におい て、SI基板上に「II-V族化合物半導体デバイス層 より大きな剛性率を有する単層あるいは多層構造からな る半導体熱歪緩和層を少なくとも挟んで第二の華板面を 形成することを特徴とするS!基板上化合物半導体論層 措造の製造方法。

【請求項?】支持基板上に【!!-V族化台物半導体デ バイス層を少なくとも挟み、さらにその上に単層あるい は多層機造からなる半導体転位プロック層を少なくとも 挟んで形成した第一の基板面と、Si 芸板上に形成した

を少なくとも有することを特徴とするS!基板上化合物 半導体補層構造の製造方法。

【請求項8】請求項7に記載の8」基板上化台物半導体 稍層構造の製造方法において、半導体転位プロック層が IV族あるいは I I I −V族半導体からなる歪層または 歪起格子層、あるいは格子歪緩和層。 さらにはこれらの 多層構造であることを特徴とするSi墓板上化合物半導 体積層構造の製造方法。

【請求項9】請求項7又は請求項8に記載のSi墓板上 【請求項2】支持基板上に少なくとも1!!-V族化合 10 化合物半導体債層構造の製造方法において、ill-V 族化合物半導体デバイス層より大きな剛隆率を有する単 層あるいは多層構造からなる半導体熱面緩和層を、半導 体転位プロック層と第一の基板面の間か、あるいはS! 基板と第二の基板面の間の少なくとも一方に形成するこ とを特徴とするS」基板上化合物半導体論層構造の製造 方法。

> 【請求項10】請求項1又は請求項2又は請求項7又は 請求項8又は請求項9に記載の81基板上化合物半導体 **論屠構造の製造方法において、第一または第二の墓板面** るSi基板上化合物半導体積層構造の製造方法。

> 【請求項11】請求項1又は請求項2又は請求項6又は 請求項9に記載のS!基板上化合物半導体積層構造の製 造方法において、半導体熱歪緩和層が I V 族G e lij !族GaまたはA!のいずれか少なくとも1種を構成元 素として含むことを特徴とするS! 昼板上化合物半導体 耐暑構造の製造方法。

【請求項12】請求項11に記載のSi基板上化合物半 導体積層構造の製造方法において、半導体熱歪緩和層が Ge層、Si, Ge, 。 提品層またはSi/Ge超格子 層. あるいはAIP層、GaP層、AIAs層. GaA S層. これらから選択して構成された混晶層または超格 子層、さらにはこれらの多層構造の何れかを少なくとも 含むことを特徴とするSi茎板上化合物半導体積層構造 の製造方法。

【請求項13】請求項1又は請求項2又は請求項3又は 請求項4又は請求項5又は請求項6又は請求項7又は請 求項8又は請求項9又は請求項10又は請求項11又は 請求項12に記載のS!基板上化台物半導体補層構造の 40 製造方法において、支持基板が半導体あるいは絶縁体の 何れかであることを特徴とするS!基板上化合物半導体 術層構造の製造方法。

【請求項14】請求項1又は請求項2又は請求項3又は 請求項4又は請求項5又は請求項6又は請求項?又は請 求項8又は請求項9又は請求項10又は請求項11又は 請求項12又は註求項13に記載のSi基板上化合物半 導体積層構造の製造方法において、III-V族化合物 半導体デバイス層が!!【族!nまたはV族Sbのいず れか少なくとも1種を構成元素として含むことを特徴と 第二の基板面とを、450℃以上の高温で圧者する工程 50 するS」基板上化台物半導体論回構造の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はS!蟇板上に高品質な! II - V族化合物半導体単結晶層を直接接合して形成す るSi基板上化合物半導体積層構造の製造方法に関す

3

[0002]

【従来の技術】現在、Siに代表される!V族半導体単 結晶基板上にGaAsやInPに代表される!II-V れている。これは、このような薄膜構造が形成できる と、「「「一V族化合物半導体高機能素子を安価なS」 基板上に作製でき、またSiの高い熱伝導率によって光 素子等の性餡向上が期待できるためである。 さらにS ! 超高集論回路と【【【一】と旅化台物半導体超高遠索子や 光索子を同一基板上に形成できるため、新しい高機能素 子の開発が予測されるからである。

【0003】ところでSi差板上に形成した! II-V 族化合物半導体薄膜を素子作製に応用するためには結晶 品質の向上が重要である。例えば雑誌「ジャパニーズ・ 20 ジャーナル・オブ・アプライド・フィジクス(Jpn. J. Appl. Phys.)] 第24卷第6号(198 5年)の第L391-393頁に説明されている「二段 階成長法」を用いれば、全基板面内で【!!族とV族の 配列の位相がそろったシングル・ドメイン単結晶薄膜が 確実に得られ、また従来の直接成長に比べ結晶性も向上 する。しかしSi基板上に例えばGaAsを成長した場 台、SI/GaAs界面にはその格子不整台率から予想 されるよりもはるかに多くの転位や積層欠陥が発生し、 さらにその一部は容易に上層まで伸びて貫通転位とな る。二段階成長法による場合の転位密度は数11周厚の成 長表面で訳 1 ()。この、にも達する。

【0004】そこで導入されたのが歪起格子中間層や熱 サイクルアニール法で、これらによって約10°cmiま で転位密度は急速に改善された(雑誌「アプライド・フ ィジクス・レター (Appl. Phys. Let t.) | 第54巻第1号 (1989年) の第24-26 頁)。しかしながら約10° 四 でを下回る結果は容易に は得られず、その原因としてS:基板と!!!-V族化 「アプライド・フィジクス・レター(Appl. Phy S. Lett.) J第56卷第22号 (1991)年) の 第2225-2227頁)。即ち熱サイクルアニールの 導入などによって成長温度(650℃)においては10 'cm'以下まで転位密度は減少しているが、成長後の冷 却中(450°C程度以下)に熱膨張係敷差によるストレ スによって10° 両 '台の転位が導入されるというもの である。これはS、基板との界面付近に多数残留する転 位が熱歪によって上昇してくるためと考えられている。

%と大きいSi上の!nP成長でより顕著であり、転位 密度はいまだ約10′ om ' と高い (雑誌「ジャーナル・ オブ・クリスタル・グロース (J. Crystal G rowth) J第99巻 (1990年) の第365-3 70買)。また残留熱歪が大きいと作製した発光デバイ スに高密度の電流を注入した際にも欠陥の増殖を招き寿 命を著しく低下させる要因となるため問題である。

【0006】一方、格子定数等の異なる材料を積層する 他の方法として異種基板同士を直接接着させる方法が提 族化合物半導体単結晶薄膜を形成する試みが活発に行わ 10 案され、商品貿易が容易に得られる方法として期待され ている。SiとIII-V族化合物半導体基板を直接箱 台.一体化して墓板を作製する方法の例が特闘昭61-182215号公報、特開昭61-183918号公 銀.特関平1-133341号公銀.特関平1-238 113号公報、特関平2-194519号公報に記載さ れている。実際にGaAs墓板上に成長したinGaA s/GaAs 歪量子弁戸構造をS!基板上に直接接合法 で転写させることでS!基板上に半導体レーザーを作製 した結果が報告された(雑誌「アプライド・フィジクス ·レター (Appl. Phys. Lett.)」第62 巻第10号(1993年)の第1038-1040 頁)。さらにSi基板上にInGaAs/InP系長波 ダブルヘテロ構造を直接接合法で形成した結果が報告さ れた(雑誌「応用物理」第63巻第1号(1994)の 第53-56頁)。

[0007]

【発明が解決しようとする課題】Si墓板上に高品質な ! II-V族化合物半導体単結晶圏を得るために採用さ れた上記従来技術の問題点を考えてみる。

【0008】前述のようにS:基板上に!!!-V族化 台物半導体単結晶層を直接ヘテロエビタキシャル成長す る方法では、転位密度がいまだ高く残留熱歪が大きいと いう問題がある。

【①①09】一方、異種基板同士を直接接着させる方法 では、格子不整合に基づく転位は接合界面のみに閉じ込 められるため結晶品質に関して原理的には問題がないと 考えられる。実際にSュ基板上に直接接合法でInGa As/GaAs 歪畳子弁戸レーザーを作製した前途の報 告では650℃で30分熱処理することで原子レベルで 台物半導体との熱膨張係数差の問題が指摘された(雑誌 40 の接合が得られ、かつ大脳のない高品質のレーザーを実 現している。ところがSi/InP間の直接接合でSI 基板上に!NGaAs/InP浜長波量子弁戸構造を形 成した前述の報告では、600℃以上の高温熱処理後の 冷却時に熱膨張係数差による応力のため!n P側に多数 の質通転位が導入され問題であった。 550 ℃以下にす れば貫通転位の導入は防げるが接合強度が大きく低下す る。高温ではInP結晶構成原子のマイグレーションに よる質量移動が容易に起こり、界面の多少の陰間はこれ が埋めてくれるため原子レベルで均一な接合を得やすい 【0005】以上の様な問題はS1との格子定数差が8 50 が、低温ではこの作用が期待できないためである。

【9010】また前述の特開昭61-182215号公 報および特別平2-194519号公報には熱広力によ る欠陥発生の問題を回避する方法が記載されている。前 者では「隣り合う半導体差付の平均熱膨張係数の差を2 ×10-*deg-*以下とする」ことであり、後者では 「転位発生の臨界温度(450℃)以下の温度で接合す る」ことである。しかし実際には熱膨張係数差が2×1 Ordegri以下と小さいSi/inP系で上述のよう に多数の貧通転位が導入され問題となっており、また転 得られない。

【①①11】本発明の目的はこのような従来技術の欠点 を克服し、熱応力による欠陥発生の問題を回避すること によりSI基板上に高品質な!!!- V族化合物半導体 単結晶層を直接接合して形成するSi蟇板上化合物半導 体債層構造を製造する方法を提供することにある。

【課題を解決するための手段】請求項1の発明によれば

支持基板上にIII-V族化合物半導体デバイス層を少

[0012]

前記【!!-V族化合物半導体デバイス層より大きな剛 性率を有する単層あるいは多層構造からなる半導体熱歪 緩和層を少なくとも挟んで形成した第二の基板面とを、 450℃以上の高温で圧着する工程を少なくとも有する ことを特徴とするS!基板上化合物半導体補層構造の製 造方法が得られる。また第一または第二の基板面が半導 体あるいは絶縁体の何れかであることを特徴とする。 【0013】また請求項2の発明によれば支持基板上に 少なくとも111-V族化合物半導体デバイス層を挟 み、さらにその上に前記 11! - V族化台物半導体デバ 30 イス層より大きな関性率を有する単層あるいは多層構造 からなる半導体熱歪緩和層を少なくとも挟んで形成した 第一の基板面と、S:基板上に形成した第二の基板面と を、450℃以上の高温で圧着する工程を少なくとも有 することを特徴とするSi基板上化合物半導体積層構造 の製造方法が得られる。また第一または第二の基板面が 半導体あるいは絶縁体の何れかであることを特徴とす

【0014】また請求項3の発明によれば支持基板上に ! I I - V族化合物半導体デバイス層を少なくとも挟ん で形成した第一の基板面と、S:基板上に形成した第二 の芸板面とを450℃以上の高温で圧着する工程を少な くとも有し、かつ圧着後の界面に格子歪または欠陥など による原子配列の乱れが生じるように縫したことを特徴 とするSI基板上化合物半導体積層構造の製造方法が得 られる。また第一の基板面に対して第二の基板面の面方 位または面内格子定数が異なっている。あるいは結晶軸 が傾斜または回転方向にずれていることを特徴とする。 またS:基板上に少なくともiii-V族化合物半導体

構造がらなる半導体熱歪緩和層を挟んで第二の基板面を 形成することを特徴とする。

【0015】また請求項5の発明によれば支持基板上に III-V族化合物半導体デバイス層を少なくとも挟ん で形成した第一の基板面およびS!基板上に形成した第 二の茎板面の両方あるいは一方の表面に絶縁膜転移プロ ック層を形成する工程と、前記絶縁競転移ブロック層を 介して前記第一の基板面および第二の基板面を450℃ 以上の高温で圧着する工程とを少なくとも有することを 位発生の臨界温度、450°C以下では十分な接合強度が 10 特徴とするSi基板上化合物半導体積層構造の製造方法 が得られる。またS!基板上に少なくとも!!I-V族 化合物半導体デバイス層より大きな剛性率を有する単層 あるいは多層構造からなる半導体熱歪緩和層を挟んで第 二の基板面を形成することを特徴とする。

【0016】また請求項7の発明によれば支持基板上に III-V族化合物半導体デバイス層を少なくとも挟 み、さらにその上に単層あるいは多層構造からなる半導 体転位プロック層を少なくとも挟んで形成した第一の基 板面と、Sュ墓板上に形成した第二の墓板面とを、45 なくとも挟んで形成した第一の基板面と、Si基板上に 20 O*C以上の高温で圧者する工程を少なくとも有すること を特徴とするSi基板上化合物半導体積層構造の製造方 法が得られる。また半導体転位プロック層が! V族ある いはIII-V族半導体からなる歪層または歪超格子 層、あるいは格子歪緩和層。さらにはこれらの多層構造 であることを特徴とする。また!!I-V族化合物半導 体デバイス層より大きな剛性率を有する単層あるいは多 層構造からなる半導体熱歪緩和層を、半導体転位プロッ ク層と第一の華板面の間か、あるいはS!基板と第二の 基板面の間の少なくとも一方に形成することを特徴とす る。また第一または第二の基板面が半導体あるいは絶縁 体の何れかであることを特徴とする。

> 【0017】以上、本発明によれば半導体熱壺緩和層が IV族Ge、III族GaまたはAlのいずれか少なく とも1種を構成元素として含むことを特徴とするS! 基 板上化合物半導体補層構造の製造方法が得られる。また 半導体熱歪緩和層がGe層、Si、Ge;。 液晶層また はSi/Ge超銘子層、あるいはAlP層、GaP層、 A1AS層、GaAs層、これらから選択して構成され た混晶層または超格子層。さらにはこれらの多層構造の 何れかを少なくとも含むことを特徴とする。また支持基 板が半導体あるいは絶縁体の何れかであることを特徴と する。また!【【-V族化合物半導体デバイス層が!】 !族InまたはV族SDのいずれか少なくとも1種を模 成元素として含むことを特徴とするSi基板上化合物半 導体債層搭造の製造方法が得られる。

[0018]

【作用】S:上のGaAs成長の場合。前途のように熱 サイクルアニールなどによって成長温度では10° 両 以下まで転位密度が減少する。しかし大きな熱膨張係数 デバイス層より大きな関性率を有する単層あるいは多層 50 差のため成長後の冷却中に10° 😅 台の転位が導入さ

ns.

【0019】一方、S1上の1nP成長において、熱膨 張係數差が小さいにも拘らず転位密度が約10' 両'と 高い原因としては、成長中に格子不整合によって導入さ れた転位を減らす有効な手段自体がないことによると考 えられる。そもそも熱サイクルアニールによる効果は熱 歪を利用して転位の運動を促進し、最配列させるもので あるため、熱膨張係数差の小さいSi上の!nPではこ の作用による転位低減はあまり期待できない。また歪餡 格子中間層などを導入しても、「ハアとこれにほぼ格子 10 整合するInGaAsなどは後述の様に柔らかい材料系 であるため、中間層自身が歪によって三次元成長しやす い。そのため成長中に貫通してくる転位を面内方向に曲 げて阻止することも難しいと考えられる。

【0020】接合法の場合、SI上のGaAsでは転位 の発生が無い。これには接合界面に導入される転位の性 質が関係していると考えられる。即ち接合法によって格米 *子不整台界面に導入される転位は面内方向のバーガース ペクトルを持つ90~転位であり、界面にとじ込められ 上昇は起こりにくい。一方、成長によって形成したSェ /【【【 - V族化合物半導体界面には(1 1 1)すべり 面上を自由に助くことができる60、転位が多数導入さ れ、SI上のGBASでは冷却時の大きな熱歪によって 容易に上昇する。

【0021】一方、S:上の!nPでは接合法でも約1 0' で'の転位が発生する。熱膨張係教差は小さいので 意外であるが、これは In PがGaAsに比べ極めて柔 らかい材料であるためと考えられる。一方、比較的問題 とならないGaAsは硬い針料である。

【9022】柔らかい材料である!nPをS:上へ接合 する場合、特に熱歪が集中する接合界面で90°転位以 外に60°転位が多数導入されると考えられる。

[0023]

【表1】

物質	開佐率 (10''dynem-")	投資協協 (1-2 e b.)
S I G e	5.09 4.14	2.6 5.9
GaP AlP GaAs AlAs InP InAs GaSb AlSb	8.98 8.85 8.25 8.18 2.23 1.90 2.41 2.28	4.7 4.2 5.8 5.2 4.6 5.2 6.4 4.3

【0024】付斜の柔らかさ、硬さを表す指標としては 例えば剛性率がある。表』には二元系【!!-V族化台 物半導体および I V 族のS i およびG e における剛性率 と、さらに熱膨張係数を示した。!II-V族では!n PなどのIn系とGaSbなどSb系で開催率が小さ く、一方、V族元素がSbである系を除くGaまたはA !系で剛隆率が大きい。即ち一般的には格子定数が小さ い(IIII-V族化合物半導体の場合はSIに近くな る) ほど剛性率は大きい傾向にある。また!V族S」の 関性率は特に大きく、Geも!!! - V族よりは大き い。次に熱膨張係数に関して見るとSiのみ小さな値を 有しており、他のIV族GeおよびIIIーV族化合物 半導体はすべて大きな値を有する点に特徴がある。 【0025】本発明は以上で述べたような格子不整台に

歪による転位導入のメカニズムに注目することで得られ た。上述のように接合法でも!nPの様な柔らかい材料 の場合、熱歪による貫通転位の発生が問題になった。一 方、GaAsの様に熱膨張係数差が大きくても剛性率が 40 大きければ欠陥発生は少ない。従ってS!上に熱膨張係 数差が大きく剛性率の小さい!n系やSD系のII!-V族化合物半導体層を直接接合して形成する際に、熱膨 張係敷が目的のIIIーV族化合物半導体層に近く、し かも剛隆率の大きい材料、即ち!V族ではGe、Iii - V族ではV族元素がSbである系を除くGaまたはA !系の材料からなる熱歪緩和層を挟むことで目的の!n 系やSh系のIII-V族化合物半導体層中での欠陥発 生を最小限に抑えることができる。なお目的のIII-V族化合物半導体層や熱歪緩和層が提品である場合、例 よる転位導入および熱膨張係数差と剛性率が関係した熱 50 えば熱歪緩和層がG a やA 1以外に I n や S b を含む場

19

【0026】またS:上のInP成長では前述のように 成長中に導入された転位を減らす有効な手段がなかっ た。しかし接合法では成長の場合とは異なり、少なくと も高温での接合時または原理的に貫通転位の存在しない 高品質が維持されている。そこで予めS:/!!!-V 族化合物半導体界面から十分に離れた上部に歪起格子中 間層など転位ブロック層を設けておけば、接合後の冷却 時に普通してくる転位があってもこれを阻止することが 10 できる。またはS・基板上に予めバッファ匣を成長して おき、この成長面を用いて接合する場合は、接合界面自 体が既にSェ/II!-V族化合物半導体界面から十分 に能れた上部に位置している。そこで接合界面内に何等 かの方法で高密度欠陥を導入しておけば、この界面欠陥 による歪層によっても冷却時の転位質道を阻止すること ができる。接合界面内に高密度欠陥を導入する方法とし ては異なった面方位または面内格子定数を持つ。あるい は結晶軸が傾斜または回転方向にずれた面同士で接合す ることでも転位の貫通を阻止することができる。

【0027】さらに熱歪緩和層の導入と歪超格子中間層や接合界面歪層など転位ブロック層の導入を併用することで極めて効果的に貫通転位の導入を防ぐことができる。

【0028】接合面としては半導体に限らずSiO、など絶縁体層を形成しておいても基本的には問題ない。接合面の選択によって接合温度が変化し、絶縁体の場合には高電圧をかけることで単なる熱処理より逆に低温で接合することもできる。また前述の様に薄い絶縁験には転づの貫通を阻止する効果もある。ただし絶縁体層が厚く、I!!-V族化合物半導体層との熱膨張係数差が問題になる場合は、特に限定された機成が必要になる。この場合、熱歪緩和層は接合界面に対して目的のIn系やSb系の!!I-V族化合物半導体層側に形成する必要がある。また絶縁層を挟めば当然ながら接合异面を通し

【0029】また目的のIII-V族化合物半導体層を 形成しておく支持基板としては目的のIII-V族化合物半導体層と格子整合する半導体基板以外にも格子整合 切よい場合や あるいは絶縁体を用いてもよい。要は目的のIII-V族化合物半導体層をエピタキシャル成長 法や接合法で支持基板上に形成する際に格子不整合ある いば熱産による結晶品質の劣化が無ければよい。

[0030]

て電流を流すことはできない。

【実施例】以下本発明の実施例について図面を参照して 詳細に説明する。

【0031】(実施例1)図1(a)~(c)には請求項1の発明の一例としての製造工程を各段階における断面図で示した。

【0032】図1(a)に示すように例えばまず1000℃での熱クリーニングによってシングル・ドメイン化したS1(100) 基板1上に0.5 μm 厚のGaP熱 歪緩和層2、1μm 厚のGaAs 熱歪緩和層3.0.3 μm 厚の第一のInPコンタクト層4を成長する。さらにInP(100) 基板5上に0.3 μm 厚のInGaAsスペーサ層6、2 μm 厚のInPデバイス層7、0.3 μm 厚の第二のInPコンタクト層8を成長する。成長にはV族原料としてアルシン(AsH,)およびホスフィン(PH,)を用いたガスソース分子線エピタキシャル成長法(MBE法)を用いた。

【0033】次に図1(b)に示すように確職系液による表面処理を行った後、Si(100)基板1および! nP(100)基板5上の積層構造を第一のinPコンタクト層4および第二のInPコンタクト層8を介して表面同士で宣ね合わせ、軽い宣りを載せて水素中、600℃で30分間熱処理を行った。このプロセスで両基板上の積層構造が接合された。

は結晶軸が傾斜または回転方向にずれた面同士で接合す 【① 0 3 4 】最後に図 1 (c) に示すように研磨およびればよい。さらに接合界面に薄い絶繰りを挟んで接合す 29 選択エッチングによって InP(100) 基板5 およびることでも転位の貢通を阻止することができる。 InGaAsスペーサ層6を除去して InPデバイス層 7の表面を露出させた。

【0035】得られた In Pデバイス層7の結晶品質を調べるために行ったホトルミネッセンス (PL) 測定からは In P基板上の成長層と遜色のない発光強度が得られ、また発光液長のシフト、即ち In P/S Iの熱膨張係数差に起因する熱歪も小さいことが分かった。 In Pデバイス層7の表面は平坦であり、またエッチピット密度 (EPD) の測定およびTEM観察の結果、転位密度も10°~10° cm¹程度で良好な結晶品質が得られていることが分かった。

【0036】比較のためSi(100) 基板上に直接 0.3μπ厚のInPコンタクト層を成長した基板を用いて、この上にInP(100) 基板上に成長したIn Pデバイス層を接合、転写する実験も行った。表面には 無数のクロスハッチが見られ、転位密度も~10° cm² 程度と非常に高く、明らかに熱歪による貢通欠陥の発生 が見られた。従って剛性率の大きいGaP熱歪緩和層、 およびGaAs熱歪緩和層の損入効果が確認できた。

9 【0037】(実施例2)図2(a)~(b)には請求項1の発明の別の一例としての製造工程を各段階における断面図で示した。

【9038】図2(a)に示すように例えばますS!(100)基板1上にO.6μm厚のS!/Ge超格子熱歪緩和層21(S!:100nm, Ge:100nm, 3周期)、1μm厚のGe熱歪緩和層22、O.5μm厚のGa熱歪緩和層3を成長する。さらにInP(100)基板5上にO.3μm厚のInGaAsスペーサ層6.2μm厚のInPデバイス層7.0.3μm厚のInPコンタクト層23を成長する。成長にはIV族原料

11

としてジシラン(Si, H。) およびゲルマン (Ge H 。). V族原斜としてアルシン(AsH。)およびホス フィン(PH,)を用いたガスソース分子線エピタキシ ヤル成長法 (MBE法) を用いた。

【0039】次に図2(b)に示すように硫酸系液によ る表面処理後、Si(1)))を板1およびinP() 00) 基板5上の満層構造を、水素中、700℃、30 分間の加圧熱処理を行うことでG a A s 熱歪緩和層3 お よびInPコンタクト層23を介して接合、最後にin P(100) 益板5 および In GaAs スペーサ層6を 10 除去して「nPデバイス層?の表面を露出させた。

【①040】得られた!nPデバイス層7からはInP 基板上の成長層と同等のPL発光強度、平坦な表面、転 位密度10° cm'以下で極めて良好な結晶品質が得られ た。実は本実施例では直接接合によるInP/GaAs 格子不整合界面が形成されており、これが後述する請求 項3の発明の効果を示すため、熱歪緩和層の導入効果と 合わせさらに良好な結果が得られている。

【0041】(実施例3)図3(a)~(b)には請求 面図で示した。

【0042】図3(a)に示すように例えばまずS: (100) 基板1上に0. 3 μm 厚の第一の1 n P コン タクト層4を成長する。さらに | nP(100) 華板5 上にり、3 μm 厚の!n GaAsスペーサ層6、2 μm 厚のIn Pデバイス層7、1、5 μm 厚のG a A s 熱歪 緩和層3、0. 3 μm 厚の第二の j n Pコンタクト層 8 を成長する。成長にはガスソースMBE法を用いた。

【0043】次に図3(b)に示すように硫酸系液によ る表面処理後、Sı(100) 基板1および!nP(1 00) 基板5上の綺層構造を、水素中、600℃で30 分間の加圧熱処理を行うことで第一の I n P コンタクト 層4 および第二の1 n Pコンタクト層8を介して接合。 最後に!nP(100) 茎板5 および InGaAsスペ ーサ層6を除去して! n P デバイス層?の表面を選出さ

【0044】本実施例で得られた!n Pデバイス層7で 6 In P基板上の成長層に近いかなり良好な結晶品質が 得られた。

[0045] (実施例4) 図4 (a) ~ (c) には請求 40 項3の発明の一例としての製造工程を各段階における筋 面図で示した。

【0046】図4(a)に示すように例えばまずS! (100) 2° of f基板41上に0.5 μm 厚のGa P熱歪緩和層2. 1 μm 厚のG a A s 熱歪緩和層 3、 3 μπ 厚の第一の i n Pコンタクト層 4 を成長す る。 さらに | η P (100) 基板5上に0. 3μη 厚の InGaAsスペーサ屋6、2μm厚のInPデバイス 層7. 0. 3 μm 厚の第二の l n Pコンタクト層8を成 長する。成長にはガスソースMBE法を用いた。

【0047】次に図4(b)に示すように硫酸系液によ る表面処理を行った後、Si(100)2~off基板 4.1 および InP(100) 基板5上の積層構造を第一 のInPコンタクト層4および第二のInPコンタクト 層8を介して表面同士で重ね合わせ、軽い重りを載せて 氷素中、600℃で30分間熱処理を行った。とのプロ セスで両基板上の箱層構造が接合された。

12

【0048】最後に図4(c)に示すように研磨および 選択エッチングによって InP(100) 基板5 および InGaAsスペーサ層6を除去してInPデバイス層 7の表面を露出させた。

【りり49】得られた!nPデバイス層7の結晶品質を 調べるため行ったホトルミネッセンス(PL)側定から はInP基板上の成長層と遜色のない発光強度が得ら れ、また発光液長のシフト、即ち!nP/Siの熱膨張 係数差に起因する熱歪も小さいことが分かった。 InP デバイス層7の表面は平坦であり、またエッチピット密 度(EPD)の測定から転位密度は10°cm[・]以下で極 めて良好な結晶品質が得られていることが分かった。さ 項2の発明の一例としての製造工程を各段階における断 20 ちに断面TEM観察を行った結果、接合界面には(10) O) 2° off/just傾斜接台による格子不整台を 緩和するための転位が多数導入されており、得和()〇 (1) 2° off 差板41側の第一のInPコンタクト層 4中に存在する高密度の欠陥は、すべて接合界面で止ま るか界面方向に曲げられ、上部!nPデバイス層で側へ の貫通は全く見られないことが分かった。

> 【0050】本実施例では(100) 2° off/ju s t 傾斜接合界面を用いたが、さらに o f f 角度を大き くしたり、結晶軸を面内で回転させたり、さらにSェ

(111) 基板を用いるなどしてもよい。また第一の! nPコンタクト層4を用いてGaAs熱歪緩和層3と第 二のInPコンタクト層8とを直接接合し、InP/G 8 A S 格子不整合界面を形成しても良く、前述のように 実施例2が実はこの構造を含んでいる。

【0051】(実施例5)図5(a)~(b)には請求 項5の発明の一例としての製造工程を各段階における筋 面図で示した。

【9052】図5(a)に示すように例えばますS!

(100) 基板1上に0.5μm 厚のGa P熱歪緩和層 2. 1 μm 厚のGaAs熱歪緩和層3. 0. 3 μm 厚の InPコンタクト層23を成長する。さらにInP(1 00) 基板5上に0. 3μm厚の ln GaAsスペーサ 層6.2 μα 厚の In Pデバイス層7を成長し、最後に 50nm厚のSiO、転位ブロック層51をCVD送で形 成する。成長にはガスソースMBE法を用いた。

【0053】次に図5 (b) に示すように硫酸系激によ る表面処理後、S:(100)基板1および1nP(1 00) 基板5上の領層構造を、水素中、700℃で30 分間の加圧熱処理を行うことでInPコンタクト層23 59 およびS : O. 転位ブロック層 5 ! を介して接合、最後

にInP(100) 基板5および!nGaAsスペーサ 層6を除去して In Pデバイス層7の表面を露出させ

13

【0054】得られた!nPデバイス層7のPL発光確 度はInP基板上の成長層と遜色なく、熱歪も小さかっ た。表面は平坦であり、転位密度は10° cm リアで極 めて良好な結晶品質が得られていることが分かった。断 面TEM観察からもSIO,転位プロック層51より上 部InPデバイス層?側への転位の貫通は全く見られな いことが分かった。

【0055】(実施例6)図6 (a)~(b)には請求 項子の発明の一例としての製造工程を各段階における断 面図で示した。

【0056】図6(a)に示すように例えばまずS。 (100) 基板1上に0. 3 μm 厚の第一の j n Pコン タクト層4を成長する。さらに [nP(100) 基板5 上に(). 3 mm 厚の i n G a A s スペーサ層 6 . 2 mm 厚のInPデバイス層7、InAlAs/!nGaAs 歪超格子転位ブロック層61(!n... Ale., As: 20ma, in,,,,,Ga,,,,As:10ma, ×10周 朝)、0、5 μη 厚の [η Ρ中間圏62、1 μη 厚のG 8 A s 熱歪緩和層 3、 0. 3 μm 厚の第二の l n Pコン タクト層8を成長する。成長にはガスソースMBE法を 用いた。

【0057】次に図6(b)に示すように硫酸系波によ る表面処理後、S: (100) 基板 1 および in P (1 00) 基板5上の補層構造を、水素中、600℃で30 分間の加圧熱処理を行うことで第一の【nPコンタクト 層4および第二のInPコンタクト層8を介して接合、 最後に「nP(100) 華板5およびInGaAsスペ ーサ層6を除去して! n P デバイス層7の衰面を超出さ

【0058】本実施例で得られた!nPデバイス層7で 6 In P基板上の成長層と遜色のない良好な結晶品質が 得られた。断面TEM観察でもInAlAs/InGa As 歪超格子転位プロック層61より上部InPデバイ ス層7側への転位の貫通は全く見られないことが分かっ た。

【0059】本実施例では転位プロック層として【nA IAs/InGaAs歪超格子を用いたが、他のInA sP/InP. InGaP/InPなどの歪超格子を用 いてもよく、または!nGaAsやIV族S!などの単 一歪層、さらにInPからGaAsまで組成を変化させ た傾斜組成層などでもよい。GaAs熱歪緩和層は ln P草板側に設けたが、Si墓板側に設けても良く、さち に第二のInPコンタクト層8などを省いて歪超格子転 位ブロック層61の表面を接合面としても良い。

【0060】以上実施例3、また6においてGaAs熱 歪緩和層を in P基板側に設けた場合。接合面の少なく とも一方を半導体以外の例えばS10。など絶縁体にし 50 【図1】本発明の実施例の工程を示す断面図である。

ても基本的に問題ない。絶縁体の場合、単なる熱処理で は接合温度は高くなるが、高電圧をかければより低温で 接合することもできる。また第一のInPコンタクト層 4を省いてSi 基板!と直に接合すれば、S! 基板上へ のヘテロエピタキシャル成長過程を省けるため効率的で ある.

14

【0061】また実施例1.2、また実施例6でGaA s 熱歪緩和層を S! 基板側に設けた場合においても、十 分に薄く熱膨張係数差が無視できるならば接合面に絶縁 10 体を用いてもよく、この場合の薄い絶縁体層には実は実 施例5で説明した転位プロック層として働きも期待でき る.

【0062】以上の6つの実施例では成長法としてガス ソースMBE法を用いたが、他の例えばMOCVD法や ハロゲン輸送法などを用いても良い。

【0063】6つの実施例では接合面に!nPコンタク ト層を導ち用いたが、In系化合物半導体、中でもIn Pが最も低温でマイグレーションによる質量移動が記 き、接合界面の多少の隙間はこれが埋めるため、より低 20 温での接合が可能であるためである。従って接合温度が 高くても良ければ他の材料を用いても良く、実施例で! nPコンタクト層を含いても良い。

【0064】また6つの実施例では1nPデバイス層の 支持量板としてInP格子整合基板を用いたが、他の格 子整合しない半導体基板やあるいは絶縁体を用いてもよ い。ただし!nPデバイス層をエピタキシャル成長法や 接合法でこれら支持基板上に形成する際は、格子不整合 あるいは熱歪による結晶品質の劣化は避ける必要があ


【0065】また6つの実施例ではSi基板上へInP デバイス層を形成する場合を例に説明したが、他のin As. InSb. またGaSbやこれらの混晶層などを 形成する場合。また複数種類からなる多層構造を形成す る場合にも広く本発明を適用することができる。また実 施例のようにInP基板上に形成したデバイス層を接合 でSi基板上に転写するのではなく、接合でSi基板上 に形成した高品質層上に後からデバイス層をエピタキシ ャル成長しても良く、さらに両方を組合わせても良い。 半導体熱歪緩和層としては上記デバイス層よりも剛隆率 が大きくなればよく、他の例えばAIP層やAIAs層 の場合、またこれにGe層、GaP層、GaAs層を加 えた中から選択して構成された混晶層または超格子層、

[0066]

【発明の効果】以上のように本発明によればSi墓板上 に高品質な!II-V族化合物半導体単結晶層を直接接 台して形成するS!基板上化台物半導体補煙模造の製造 方法を冥現でき、発明の効果が示された。

【図面の簡単な説明】

さらにはこれらの多層構造などを用いても良い。



(10) 特闘平7-307259

